Showing posts with label Lim Mun Yee. Show all posts
Showing posts with label Lim Mun Yee. Show all posts

Sunday, 16 December 2012

5.1 Single Instruction


Single Instruction, Single Data Stream – SISD

Dalam komputeraan, SISD merupakan istilah digunakan dalam seni bina komputer mana prosesor tunggal (prosesor bersatu) melaksanakan arahan tunggal untuk mengoperasi data yang telah disimpan dalam memori.

Single Instruction, Multiple Data Stream – SIMD


SIMD membolehkan satu microinstruksi dioperasi dalam masa yang sama terhadap pelbagai data. Tahap produksi ini memang tinggi bagi aplikasi yang memproseskan imej visual atau file audio seperti mengubah volume audio dan tahap kecahayaan imej digital. Kebanyakkan CPU sekarang direka dengan mengandungi SIMD instruksi untuk meningkatkan prestasi kegunaan multimedia .

Pengiraan yang dijalankan di parallel daripada SIMD dilaksanakan dengan serentak. Selain itu, semua elemen data daripada instruksi yang sama di laksanakan oleh lockstep. Lockstep membolehkan SIMD  lebih kurang flexible daripada model threads dalam OS.

Setiap elemen yang dalam proses mengandungi associated memori.

Dalam mesin instruksi tunggal SIMD, setiap instruksi dilaksanakan terhadap data adalah beza kerana dilaksanakan oleh processor yang tidak sama.

Aplikasi SIMD adalah prosesor vector dan array. 




Saturday, 15 December 2012

4.2 Fetch, R-format


       -          Fetch bermaksud membaca dari memory
       -          Untuk melaksanakan sebarang arahan, kita mesti fetch arahan itu dari Instuction Memory
       -          PC (program counter)
       -          Instruction memory membaca address dan menyimpan fetch arahan itu dalam memory.
       -          PC menambah 4 untuk memegang arahan seterusnya

Arahan Format R

Add $t0,$t1,$t2
       -          Reg 1 ialah $t1, Reg 2 ialah $t2 ( setiap satu mengandungi 5 bits)
       -          Write Register ialah $t0 (6 bits)
Gambar tersebut menunjukkan operasi bagi Format R, seperti add $t0,$t1 dan $t2. Operasi ini
1.       Arahan dibawa ke dalam memory.
2.       2 pendaftaran, $t1 dan $t2 dibaca dari file pendaftaran; RegDst, RegWrite dan ALUOp disediakan di sebelah control.
3.       ALU mengoperasi data yang dibaca dari file pendaftaran dengan menggunakan kod fungsi (5 bit di ladang fungsi) untuk menjalankan fungsi ALU
4.       Keputusan dari ALU ditulis ke dalam file pendaftaran dengan menggunakan bit 15:11 daripada arahan untuk memilih pendaftaran destinasi ($t0)



Friday, 14 December 2012

3.3 Jenis R, Jenis I & Jenis J

Format arahan kepada MIPS terdapat pelbagai jenis, antaranya ialah jenis R, jenis I dan jenis J. Format arahan menunjukkan bagaimana arahan-arahan di letak sama sekali.

Jenis R


           Semua R-type guna opcode 000000. 

       Contoh Jenis R:

      
       Sub $t1,$s0,$s1
       
       00000010000100010100100000100010₂ = 02114822₁₆ 

       Penjelasan:
                
             Dalam Green MIPS Sheet, kita dapat cari:
-       Function code kepada yang menunjukkan Sub ialah 34
-       Nombor register untuk $s0, $s1 dan $t1 . Sheet itu menunjukkan $t0-$t7 ialah 8-15 dan $s0-$s7 ialah 16-23.
-       Formula bagi sub ialah rd= rs –rt
-       Baris keempat menunjukkan nombor telah di tukar kepada binari

       Jenis I


                Semua opcodes kecuali 000000,00001x, dan 0100xx boleh guna untuk I-type

        Contoh Jenis I:

       Sw $t1,40[$s1]
       Penjelasan:
             Dalam Green MIPS Sheet, kita dapat cari:
-       Nombor Sw ialah 43
-       Nombor pendaftaran untuk $s0, $s1 dan $t1 . Sheet itu menunjukkan $t0-$t7 ialah 8-15 dan $s0-$s7 ialah 16-23.
-       Formula bagi sw ialah rs = rt
-       Baris keempat menunjukkan nombor yang telah ditukar kepada binari


       Jenis J

            
      -    Opcode 00001x sahaja yang boleh diguna dalam J-type
          -          PC <- PC31-28      
      PC merupakan program counter yang digunakan untuk menyimpan arahan alamat. PC dikemas kini    dengan upper 4 bits diikuti dengan 26 bits daripada target (lower 26 bits) seterusnya diikuti 2 0’s. Jumlah bit alamatnya ialah 32.

Saturday, 20 October 2012

2.2 Combinational Circuit



Combination Circuits

  •      A combinational circuit or logic block is an interconnected set of gates and contains no memory whose computes the output at any time is a function only of the given current inputs.
  •   Gates can be defined in three ways:


o   Truth Table 



For each of the 2n possible combinations of input signals, the binary value of each of the F output signals is listed.

o   Boolean equations
Each output signal is expressed as a Boolean function that consist possible combination of inputs.

                                o    Graphical symbols
 
 











The interconnected layout of gates is depicted.

Boolean Equation Forms

Any Boolean function can be implemented in electronic form as a network of gates.
For any given function, there are a number of alternative realizations.

All Boolean equation can be represented in two forms:
-          Sum of products (SOP)
o   Equivalent variables, ANDed together then ORed with other combination variables with the same output are converted from the combination of input values that produce 1s, 
o   Truth table is easier to be derived by SOP.
-          Product of sums (POS)
o   0s in sum terms (ORed variables) that produced by input combinations are ANDed together.
o   Convert input values that produce 0s into equivalent variables, ORed the variables, then ANDed with other ORed forms.
o   If more 1s produce in output function, POS usually used.


Example:

F = C’D’ + A’BCD
The truth table:
A
B
C
D
F
0
0
0
0
1
0
0
0
1
1
0
0
1
0
1
0
0
1
1
1
0
1
0
0
0
0
1
0
1
0
0
1
1
0
0
0
1
1
1
0
1
0
0
0
0
1
0
0
1
0
1
0
1
0
0
1
0
1
1
0
1
1
0
0
0
1
1
0
1
1
1
1
1
0
0
1
1
1
1
0
     Product term
     A’B’C’D’



     A’BC’D’

     A’BCD
     AB’C’D’



     ABC’D’




SOP expression:
F = (A’B’C’D’) + (A’B’C’D’)+(A’BCD)+(AB’C’D’)+(ABC’D’)


2.
F = (X+Y+Z)(X+Y+Z’)(Z+Y’+Z)(X’+Y+Z’)

The truth table:
 

X
Y
Z
F
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
1
1
0
1
0
1
1
0
1
1
1
1
1
Product term:
            X+Y+Z
            X+Y+Z’
            X+Y’+Z

            X’+Y+Z’

          





POS expression:
F = (X+Y+Z)(X+Y+Z’)(X+Y’+Z)(X’+Y+Z’)